Modelos de linguagem estão sendo usados cada vez mais para gerar código de hardware — em RTL/Verilog, a linguagem que descreve circuitos antes de virarem chip físico. O risco novo é o envenenamento: se dados de treino forem adulterados, o modelo passa a injetar “cavalos de Troia” silenciosos dentro do design, um ataque difícil de detectar em testes comuns.
O que o RTLGuard propõe
O RTLGuard é um pipeline de recuperação do tipo teacher-student. Um modelo “professor” compacto e limpo guia o modelo suspeito (o “aluno”) por três sinais: entropia cruzada nos tokens de resposta, destilação de conhecimento nos logits e alinhamento das representações internas. A atualização usa ajuste fino eficiente em parâmetros (PEFT), então não é preciso retreinar o modelo inteiro.
Resultados reportados
No Qwen2.5-Coder-7B, a taxa de sucesso do ataque (ASR) caiu de 91% para 16% na melhor configuração, enquanto o Pass@1 (corretude funcional) subiu de 19,23% para 45,51%. O mesmo padrão se repetiu no Qwen2.5-Coder-14B, no CodeV-R1 e no CodeLlama-13B. Entre as variações de PEFT, o DoRA teve a melhor combinação: 47,43% de Pass@1 e 9% de ASR.
Limitações honestas
É um preprint (não revisado por pares). Os testes usaram envenenamento sintético, não Trojans reais encontrados na natureza, e os ataques do tipo T1 (modificação de funcionalidade) continuaram sendo os mais difíceis de remover. Não há intervalos de confiança nem análise estatística formal. A mensagem prática é estreita: dá para recuperar geradores RTL contaminados com poucos dados confiáveis — mas não há garantia de que todos os backdoors sejam eliminados.
Descubra mais sobre noticiAI
Assine para receber nossas notícias mais recentes por e-mail.
